Start my eKVV Studieninformation Lernräume Prüfungsverwaltung Bewerbungs-/Statusportal Anmelden

392200 Projekt "Hardwarebeschleunigung von HASH-Wert-Berechnungen durch FPGAs" (Pj) (WiSe 2011/2012)

Diese Veranstaltung ist ausgefallen!

Inhalt, Kommentar

Viele peer-to-peer-basierte sicherheitsrelevante Anwendungen im Internet basieren auf leistungsfähigen kryptografischen Algorithmen. Grundlage für solche Algorithmen bieten sogenannte Hashwerte, wie z.B. SHA-256. Die Berechnung solcher Hashwerte ist sehr komplex und wir heutzutage vor allem auf leistungsfähigen Grafikkarten (GPUs) durchgeführt. Mithilfe moderner Grafikkarten können mehrere 100 MHash/s errechnet werden, die hohe Leistungsaufnahme sorgt dabei aber für ein niedriges Verhältnis MHash/Joule und erfordert eine aufwendige Kühlung des Systems.
Um die Ressourceneffizienz der Hash-Berechnung zu erhöhen, eignen sich insbesondere parallele Hardware-Architekturen auf Basis rekonfigurierbarer Field-Programmable-Gate-Arrays (FPGAs). Im Rahmen dieser Projektgruppe sollen bestehende FPGA-Implementierungen des SHA-256-Algorithmus bezüglich ihrer Ressourceneffizienz hin untersucht und optimiert werden. Die resultierende FPGA-Implementierung soll gegenüber der Umsetzung auf Grafikkarten ein deutlich besseres Verhältnis von MHash/Joule erreichen.

Many peer-to-peer based security relevant applications in the internet are based on powerful cryptographic algorithms. Basic concept of these algorithms are hashes, e.g., SHA-256. The computation of such hashes is very complex und usually performed on high-performance graphics processing units (GPUs). Modern GPUs reach throughputs of multiple 100 MHash/s. Though, due to their high power consumption, a low ratio of MHash/Joule is achieved and a complex cooling is required.
To enhance the resource efficiency of the hash computation, parallel hardware architectures based on reconfigurable field programmable gate arrays (FPGAs) can be used. Within the scope of this project group, existing FPGA implementations of the SHA-256 algorithm should be analyzed and optimized w.r.t its resource efficiency. The resulting FPGA implementation should reach a higher ratio of MHash/Joule compared to implementations using GPUs.

Lehrende

Termine (Kalendersicht )

  • ausgefallen

Klausuren

  • ausgefallen

Fachzuordnungen

Studiengang/-angebot Gültigkeit Variante Untergliederung Status Sem. LP  
Intelligente Systeme / Master (Einschreibung bis SoSe 2012) Projekt Wahlpflicht 1. 3. 10 benotet  
Naturwissenschaftliche Informatik / Master (Einschreibung bis SoSe 2012) Projekt I; Projekt II Wahlpflicht 1. 3. 10 benotet  
Konkretisierung der Anforderungen
Keine Konkretisierungen vorhanden
Lernraum
Teilnehmer*innen
Automatischer E-Mailverteiler der Veranstaltung
Änderungen/Aktualität der Veranstaltungsdaten
Sonstiges