392164 Rekonfigurierbare und parallele Rechnersysteme (V) (WiSe 2017/2018)

Inhalt, Kommentar

Die Vorlesung befasst sich mit der Architektur und Anwendung rekonfigurierbarer und paralleler Rechnersysteme. Rekonfigurierbarkeit bezeichnet die Möglichkeit, Funktionsblöcke und deren Verschaltung zu verändern. Auf diese Weise können die zur Verfügung stehenden Ressourcen an sich ändernde Anforderungsprofile angepasst werden. Behandelt werden zum einen verschiedene Ansätze zur Rekonfiguration und die daraus resultierenden Architekturen. Die Vielfalt der betrachteten Architekturen reicht von feingranularen Architekturen auf der Basis feldprogrammierbarer Gate Array (FPGAs) bis hin zu grobgranularen Architekturen, die es erlauben, komplexe Module, wie z.B. Arithmetikeinheiten, zu verschalten. Von besonderem Interesse sind dabei Verfahren, die eine dynamische, partielle Rekonfiguration ermöglichen. Dynamische Rekonfigurierbarkeit beschreibt die Möglichkeit, ein System während des Betriebs umzukonfigurieren. Kann ein System partiell rekonfiguriert werden, so bedeutet dies, dass seine interne Struktur nur teilweise verändert wird.
Für die Programmierung der Architekturen kommen neben klassischen Entwurfsmethoden auf Basis von Hardwarebeschreibungssprachen auch neue Hochsprachen-basierte Konzepte zum Einsatz. Im Rahmen der Vorlesung und der begleitenden Übung betrachten wir daher neben VHDL insbesondere High-level Synthese (Hardware-Entwurf auf Basis von C-/C++-Beschreibungen) sowie OpenCL-basierte Entwurfsabläufe.
On-Chip-Multiprozessoren (MPSoCs, Multi- oder Manycores) bilden einen weiteren Schwerpunkt der Vorlesung. Hier betrachten wir insbesondere Architekturen, die ihre Leistungsfähigkeit aus hochparallelen Prozessorfeldern beziehen. Der Einsatz von Grafikprozessoren für die Beschleunigung rechenintensiver Applikationen (GPGPU) wird ebenso behandelt, wie neue Universalprozessorarchitekturen mit mehreren hundert Prozessorknoten. Neben den Architekturen diskutieren wir auch die Entwurfsverfahren für die Programmierung rekonfigurierbarer und paralleler Systeme. Einen Schwerpunkt bilden hier automatisierte Werkzeuge, die aus einer Hochsprachenbeschreibung (in der Regel in der Programmiersprache C) voll- oder teilautomatisiert Hardwareimplementierungen für rekonfigurierbare Architekturen oder parallelisierte Umsetzungen für Manycore-Systeme generieren.

Teilnahmevoraussetzungen, notwendige Vorkenntnisse

Der Besuch der Vorlesung "Digitalelektronik" wird empfohlen

Lehrende

Termine ( Kalendersicht )

Rhythmus Tag Uhrzeit Format / Ort Zeitraum  

Zeige vergangene Termine >>

Fachzuordnungen

Modul Veranstaltung Leistungen  
39-M-Inf-RPRS Rekonfigurierbare und parallele Rechnersysteme Rekonfigurierbare und parallele Rechnersysteme unbenotete Prüfungsleistung
benotete Prüfungsleistung
Studieninformation

Die verbindlichen Modulbeschreibungen enthalten weitere Informationen, auch zu den "Leistungen" und ihren Anforderungen. Sind mehrere "Leistungsformen" möglich, entscheiden die jeweiligen Lehrenden darüber.


Die Vorlesung vermittelt ein vertieftes Verständnis der Eigenschaften und Anforderungen rekonfigurierbarer und paralleler Rechnersysteme. Zudem zeigt sie Methoden zum Einsatz und zur Programmierung der Architekturen auf. Die Studierenden sind nach dem Besuch der Lehrveranstaltung in der Lage, komplexe Anwendungen so zu beschreiben, dass sie effizient auf die betrachteten Systeme umgesetzt werden können und für eine gegebene Anwendung geeignete Architekturvarianten auszuwählen.

Lernraum (E-Learning)

Zu dieser Veranstaltung existiert ein Lernraum im E-Learning System. Lehrende können dort Materialien zu dieser Lehrveranstaltung bereitstellen:

registrierte Anzahl: 20
Dies ist die Anzahl der Studierenden, die die Veranstaltung im Stundenplan gespeichert haben. In Klammern die Anzahl der über Gastaccounts angemeldeten Benutzer*innen.
Adresse:
WS2017_392164@ekvv.uni-bielefeld.de
Lehrende, ihre Sekretariate sowie für die Pflege der Veranstaltungsdaten zuständige Personen können über diese Adresse E-Mails an die Veranstaltungsteilnehmer*innen verschicken. WICHTIG: Sie müssen verschickte E-Mails jeweils freischalten. Warten Sie die Freischaltungs-E-Mail ab und folgen Sie den darin enthaltenen Hinweisen.
Falls die Belegnummer mehrfach im Semester verwendet wird können Sie die folgende alternative Verteileradresse nutzen, um die Teilnehmer*innen genau dieser Veranstaltung zu erreichen: VST_102697952@ekvv.uni-bielefeld.de
Reichweite:
8 Studierende direkt per E-Mail erreichbar
Hinweise:
Weitere Hinweise zu den E-Mailverteilern
E-Mailarchiv
Anzahl der Archiveinträge: 0
E-Mailarchiv öffnen
Letzte Änderung Grunddaten/Lehrende:
Donnerstag, 10. Oktober 2019 
Letzte Änderung Zeiten:
Montag, 23. Oktober 2017 
Letzte Änderung Räume:
Montag, 23. Oktober 2017 
Art(en) / SWS
V / 2
Einrichtung
Technische Fakultät
Fragen oder Korrekturen?
Fragen oder Korrekturwünsche zu dieser Veranstaltung?
Planungshilfen
Terminüberschneidungen für diese Veranstaltung
Link auf diese Veranstaltung
Wenn Sie diese Veranstaltungsseite verlinken wollen, so können Sie einen der folgenden Links verwenden. Verwenden Sie nicht den Link, der Ihnen in Ihrem Webbrowser angezeigt wird!
Der folgende Link verwendet die Veranstaltungs-ID und ist immer eindeutig:
https://ekvv.uni-bielefeld.de/kvv_publ/publ/vd?id=102697952
Seite zum Handy schicken
Klicken Sie hier, um den QR Code zu zeigen
Scannen Sie den QR-Code: QR-Code vergrößern
ID
102697952
Zum Seitenanfang